


Δίδεται το κύκλωμα :



Ζητείται να δώσετε μια ισοδύναμη υλοποίησή του, χρησιμοποιώντας μια όσο το δυνατόν μικρότερη EEPROM. Η απάντησή σας θα πρέπει **οπωσδήποτε** να περιλαμβάνει :

- Το μέγεθος της EEPROM που θα χρειαστείτε.
- Τα περιεχόμενα κάθε θέσης της EEPROM.
- Ένα σχηματικό διάγραμμα, που θα δείχνει πως θα συνδεθεί κάθε γραμμή διευθύνσεων της EEPROM και σε ποιες γραμμές δεδομένων της, θα προκύψουν οι ζητούμενες συναρτήσεις.


Εστω BIN[1:0] η αρτηρία εισόδου του Binary 2 Gray Converter, GRAY[1:0] η εξόδός του και A[3:0] η εξόδος του αποκωδικοποιητή που παράλληλα είναι και είσοδος στον πολυπλέκτη και τον αθροιστή. Προφανώς ο αθροιστής εκτελεί τη πράξη $A[3:0] + 3_{10} + C_{in}$. Παίρνουμε συνεπώς τον εξής πίνακα αληθείας :

A B	BIN[1:0]	GRAY[1:0]	A[3:0]	C _{in}	S[3:0]	C _{out}
00	00	00	0001	1	0101	0
01	10	11	0010	0	0101	0
10	01	01	0100	0	0111	0
11	11	10	1000	0	1011	0

- Παρατηρούμε ότι $C_{out} = 0$, $S[0] = 1$ και $S[1] = A$. Συνεπώς δε χρειαζόμαστε μνήμη για την υλοποίηση αυτών των συναρτήσεων. Για την υλοποίηση των $S[3]$ και $S[2]$ θα χρειαστούμε μνήμη 4 θέσεων των 2 δυαδικών ψηφίων ανά θέση, άρα μνήμη 8 bits.
- Στην EEPROM θα αποθηκεύσουμε :


	Αρτηρία Διευθύνσεων ADDR[1:0]	Δεδομένα που θα αποθηκευτούν D[1:0]
Θέση 0	00	01
Θέση 1	01	01
Θέση 2	10	01
Θέση 3	11	10

- Σχηματικό διάγραμμα :



Δίδεται το παρακάτω κύκλωμα, υλοποιημένο με JK FFs.


- Εξηγήστε τι κάνει αυτό το κύκλωμα.
- Είναι κύκλωμα αυτόματης διόρθωσης ?



Από το λογικό διάγραμμα έχουμε :

$J_1 = \sim Q_3$, $K_1 = 1$, $J_2 = 1$, $K_2 = Q_3 \oplus Q_1$, $J_3 = K_2 Q_2$, $K_3 = \sim Q_2 + Q_1$. Μπορούμε συνεπώς να πάρουμε τον ακόλουθο πίνακα μετάβασης καταστάσεων :


Δεκαδική Αναπαράσταση	Τρέχουσα Κατάσταση			Είσοδοι FFs			Επόμενη Κατάσταση			Δεκαδική Αναπαράσταση
	$Q_3(t)$	$Q_2(t)$	$Q_1(t)$	$J_3 K_3$	$J_2 K_2$	$J_1 K_1$	$Q_3(t+1)$	$Q_2(t+1)$	$Q_1(t+1)$	
0	0	0	0	01	10	11	0	1	1	3
1	0	0	1	01	11	11	0	1	0	2
2	0	1	0	00	10	11	0	1	1	3
3	0	1	1	11	11	11	1	0	0	4
4	1	0	0	01	11	01	0	1	0	2
5	1	0	1	01	10	01	0	1	0	2
6	1	1	0	10	11	01	1	0	0	4
7	1	1	1	01	10	01	0	1	0	2



Παρατηρώντας το STD του κυκλώματος βλέπουμε ότι είναι ένας μετρητής τριών καταστάσεων (3, 4, 2, 3, 4, ...). Αν το κύκλωμα βρεθεί εκτός της ακολουθίας μέτρησης, παρατηρούμε ότι εισέρχεται σε αυτήν εντός ενός κύκλου ρολογιού. Συνεπώς πρόκειται για κύκλωμα με αυτόματη διόρθωση.

Θέμα 3 (3.5 μονάδες)

Δίδεται το κύκλωμα G του παρακάτω σχήματος, υλοποιημένο με T FFs και λογικές πύλες.



Δείξτε πως θα υλοποιήσετε κύκλωμα ισοδύναμο με το G, χρησιμοποιώντας τη registered PAL που φαίνεται πιο κάτω και σημειώνοντας **μόνο** τους συνδέσμους που πρέπει να μείνουν άθικτοι στο σχηματικό της PAL.

Προσέξτε ότι στην PAL υπάρχουν D FFs.

Στην ουσία η άσκηση μας ζητά να υλοποιήσουμε κύκλωμα ισοδύναμο με το παραπάνω με D FF. Αν και μπορούμε να κάνουμε ανάλυση του παραπάνω κυκλώματος και σύνθεση με στρατηγική ελάχιστου κόστους και D FF του STD που θα προκύψει από την ανάλυση, παρακάτω ακολουθούμε μια πιο σύντομη λύση. Γνωρίζουμε ότι η έξοδος ενός T FF και ενός D FF, έστω Q_T και Q_D , μας δίνονται από τους τύπους $Q_T(t+1) = \sim T Q_T(t) + Q_T(t) T = Q_T(t) \oplus T$ και $Q_D(t+1) = D$, αντίστοιχα. Για να αντικαταστήσουμε τα T FFs μας θα πρέπει συνεπώς να φροντίσουμε ώστε $Q_{T1}(t+1) = Q_{D1}(t+1)$ και $Q_{T0}(t+1) = Q_{D0}(t+1)$ ή ισοδύναμα από τους παραπάνω τύπους $D_1 = Q_{D1}(t) \oplus T_1$ και $D_0 = Q_{D0}(t) \oplus T_0$. Αντικαθιστώντας τις εξισώσεις για τα T_1 και T_0 από το λογικό διάγραμμα παίρνουμε :

$$D_0 = Q_{D0}(t) \oplus \sim Q_{D0}(t) = 1 \text{ και}$$

$$D_1 = Q_{D1}(t) \oplus [\sim Q_{D0}(t)(a+\beta) + Q_{D1}(t)] = Q_{D1}(t) \sim [\sim Q_{D0}(t)(a+\beta) + Q_{D1}(t)] + \sim Q_{D1}(t)[\sim Q_{D0}(t)(a+\beta) + Q_{D1}(t)] = Q_{D1}(t) \sim [\sim Q_{D1}(t) \sim [\sim Q_{D0}(t)(a+\beta)]] + \sim Q_{D1}(t) \sim Q_{D0}(t)(a+\beta) = a \sim Q_{D1}(t) \sim Q_{D0}(t) + \beta \sim Q_{D1}(t) \sim Q_{D0}(t).$$


Επίσης είναι :

$$\kappa = Q_{D0}(t) \oplus Q_{D1}(t) = \sim Q_{D0}(t) Q_{D1}(t) + Q_{D0}(t) \sim Q_{D1}(t)$$

$$\lambda = \sim[Q_{D0}(t) + Q_{D1}(t)] = \sim Q_{D0}(t) \sim Q_{D1}(t)$$

$$\mu = Q_{D0}(t) Q_{D1}(t)$$


Με τις αντιστοιχίες $R_a = Q_{D0}$, $R_b = Q_{D1}$, $x=a$, $y=b$, παίρνουμε το προγραμματισμό του σχήματος



Θέμα 4

(1,5 μονάδες)

Ένας "προληπτικός" μετρητής είναι ένας μετρητής ο οποίος **υπερπηδά** την τιμή 13. Δώστε το λογικό διάγραμμα ενός προληπτικού μετρητή, χρησιμοποιώντας τον 74LS163 μετρητή της παρακάτω εικόνας και πύλες δύο εισόδων. Στο λογικό σας διάγραμμα θα πρέπει να εξηγήσετε τη συνδεσμολογία **όλων** των εισόδων του 74LS163.



Δες θέμα 3 Ιουνίου 2005.