

Προχωρημένα Θέματα Αρχιτεκτονικής Η/Υ

Δ. Λιούπης

- ~~3~~ 1) Δώστε τον ορισμό του speedup. Διατυπώστε λαθαματικά και εξηγήστε τον νόμο του Amdahl.
- ~~3~~ 2) Θέλουμε να συγκρίνουμε 2 μηχανές με τα εξής χαρακτηριστικά: Η πρώτη μηχανή έχει 5 στάδια pipeline (IF, ID, EX, MEM, WB) ενώ η δεύτερη έχει 4 (IF, ID, EX+MEM, WB) ενοποιώντας την φάση εκτέλεσης με την φάση προσπέλασης στην μνήμη σε ένα στάδιο. Επίσης η δεύτερη μηχανή έχει 50% μεγαλύτερο κύκλο ρολογιού. Το ποσοστό εντολών που παρεμποδίζονται από stalls είναι 5% λόγω branch stalls και 4% λόγω load stalls. Βρείτε ποια μηχανή είναι πιο γρήγορη και πόσο, εάν υποθέσουμε ότι στην δεύτερη μηχανή εξαλείφονται τα load stalls.

- ~~3~~ 3) Περιγράψτε την τεχνική Very Long Instruction Word (VLIW). Ποια είναι τα πλεονεκτήματα και ποια τα μειονεκτήματα της προσέγγισης αυτής εναντί της superscalar;
- ~~3~~ 4) Ο επόμενος βρόχος υλοποιεί την πράξη $Y[i] = a^*X[i] + Y[i]$:

ΑΣΚ 2.A Loop:

L.D	F0, 0(R1)	S.D	0(R2), F0
MUL.D	F0, F0, F2	SUB	R1, R1, #8
L.D	F4, 0(R2)	SUB	R2, R2, #8
ADD.D	F0, F0, F4	BNEZ	R1, Loop

Υποθέστε τις καθυστερήσεις που δίνονται στο πίνακα για το pipeline και θεωρήστε επίσης ότι τα branches δημιουργούν καθυστέρηση ενός κύκλου.

Instr. producing	Instr. Using	Latency
FP ALU	FP ALU	3
FP ALU	Store Double	2
Load Double	FP ALU	1
INT ALU	Branch	1

- i) Ξεδιπλώντε τον βρόχο και αναδικανέμετε τις εντολές με στόχο την εξάλειψη των stalls. Υποθέστε ότι η μηχανή υποστηρίζει 1-cycle delayed branch. Ποίος είναι ο χρόνος εκτέλεσης ανά αποτέλεσμα;
ii) Έστω ότι ο παραπάνω κώδικας εκτελείται σε μια dual-issue superscalar μηχανή (INT/LD/ST instr. + FP instr.). Επαναλάβετε το ερώτημα B. για την νέα μηχανή. Τι ποσοστό από issue slots παραμένει αχρησιμοποίητο;

- ~~3~~ 5) Ποια είναι η διαφορά της write-back από την write-through πολιτική εγγραφής στην cache; Ποιο πρόβλημα λύνει στην σχεδίαση του συστήματος μνήμης η προσθήκη write buffer;

- ΑΣΚ 15) Έστω υπολογιστικό σύστημα με cache η οποία έχει ποσοστό επιτυχίας είναι 95%, κάθε block της αποτελείται από δύο λέξεις, και στην περίπτωση miss διαβάζεται ολόκληρο το block, ακολουθεί την πολιτική write allocate στα write misses ενώ σε οποιαδήποτε χρονική στιγμή το 30% των blocks της έχουν αλλαχθεί. Ο διαυλός του συστήματος είναι εύρους μιας λέξης και τέλος το 25% των αναφορών στην μνήμη είναι εγγραφές. Υπολογίστε τον μέσο αριθμό προσπελάσεων στην κύρια μνήμη που αντιστοιχεί σε μια προσπέλαση στην cache στην περίπτωση όπου η cache είναι a) write-through και b) write-back.

- ~~3~~ 6) Ποια είναι η σχέση των dependences με τα hazards; Ονοματίστε και συσχετίστε τα είδη των data hazards με τα true, anti & output dependences αντίστοιχα.

- ΑΣΚ 25) Έστω υπολογιστική μηχανή, με memory latency ίσο με 40 κύκλους μηχανής. Κάθε cache block είναι ίσο με 32 bytes και στην περίπτωση miss μεταφέρεται ολόκληρο το block. Το 20% των εντολών αφορούν εντολές μεταφοράς δεδομένων. Ο ρυθμός μετάδοσης είναι 4 bytes ανά κύκλο μηχανής. Το 50% των μεταφορών αφορούν dirty blocks ενώ δεν υπάρχει write buffer.

- Εάν αγνοήσουμε το σύστημα μνήμης τότε το CPI είναι ίσο με 1,5. Τέλος υποθέστε ότι όλες οι cache είναι write-back. Υπολογίστε το πραγματικό CPI της μηχανής για 3 διαφορετικές cache όπως αυτές δίνονται στον παρακάτω πίνακα:

Eίδος cache	Miss Rate
16-KB direct-mapped, unified	0,029
16-KB two-way set-associative, unified	0,022
32-KB direct-mapped, instruction+data	0,004 & 0,05