

Προχωρημένα Θέματα Αρχιτεκτονικής Η/Υ

Δ. Λιούπης

1. α) Ποια είναι πιστεύετε τα πλεονεκτήματα και ποια τα μειονεκτήματα της χρήσης ξεχωριστών data & instruction caches έναντι μιας unified cache: ✓ (10)

β) Έστω υπολογιστική μηχανή, με ξεχωριστές data & instruction caches, για την οποία ισχύει: (15)

- ◆ Το μέσο ποσοστό Loads & Stores είναι 26% & 9% αντίστοιχα.

ΑΣΚ ΑΣΚ *ΑΣΚ*

- ◆ Το μέσο CPI, χωρίς τον υπολογισμό των memory stalls, είναι 1,2.

- ◆ Το Hit-Time στην cache είναι 1 κύκλος.

- ◆ Το Miss-Penalty είναι 50 κύκλοι.

- ◆ Το Miss-Rate είναι 0,5% για την instruction cache και 1% για την data cache.

- ◆ Η εγγραφή ενός block από την cache στην μνήμη, στοιχίζει 50 κύκλους.

Υπολογίστε την απόδοση της μηχανής για την περίπτωση όπου η cache είναι:

i) Write-through με write-buffer ο οποίος δεν καθυστερεί την CPU.

ii) Write-back, υποθέτοντας ότι το 50% των blocks είναι dirty.

2. α) Ποιο είδος cache (data ή instruction) πιστεύετε ότι έχει μικρότερο miss rate και γιατί; Αναφέρατε δύο τεχνικές που μειώνουν το miss rate μιας cache ✓ (10)

β) Έστω ότι προσθέτουμε έναν νέο τρόπο διευθυνσιοδότησης στον MIPS σύμφωνα με τον οποίο προστίθενται 2 registers και ένα 11-bit signed offset για να βρεθεί η διεύθυνση προορισμού.

ΑΣΚ ΑΣΚ

Ο μεταγλωττιστής θα αλλάξει ζεύγη εντολών της μορφής:

3. ADD R1, R1, R2
LW Rd, 0(R1) (or store)

Με την εντολή: LW Rd, X(R1,R2)

Ο μέσος αριθμός LOADs στον MIPS είναι 30%, ενώ τα STOREs είναι 20%.

i) Εάν ο νέος τρόπος διευθυνσιοδότησης μπορεί να χρησιμοποιηθεί στο 15% των Loads & Stores, ποιος είναι ο λόγος του μέσου συνολικού αριθμού εντολών του νέου MIPS προς τον παλιό;

ii) Αν ο νέος τρόπος διευθυνσιοδότησης αυξάνει τον κύκλο ρολογιού κατά 10%, ποια μηχανή είναι πιο γρήγορη και πόσο.

4. α) Τι σημαίνει για την λειτουργία ενός pipeline η εμφάνιση hazards; Πόσα είδη hazards εμφανίζονται και πως αντιμετωπίζεται το κάθε ένα από αυτά; ✓ (10)

β) Έστω το επόμενο τμήμα κώδικα:

Loop:
LW R1, 0(R2)
ADDI R1, R1, #1
SW R1, 0(R2)
ADDI R2, R2, #4
SUB R4, R3, R2
BNEZ R4, Loop

Υποθέστε ότι η αρχική τιμή του R3 είναι R2+440. Υποθέστε επίσης ότι όλες οι προσπελάσεις στην μνήμη είναι cache hits.

i) Δώστε το χρονικό διάγραμμα εκτέλεσης των εντολών σε μια μηχανή με pipeline 5 σταδίων, η οποία δεν υποστηρίζει μηχανισμούς αντιμετώπισης των hazards. Πόσοι κύκλοι μηχανής χρειάζονται για την πλήρη εκτέλεση του βρόχου;

ii) Εάν η μηχανή υποστηρίζει μηχανισμούς forwarding για την αντιμετώπιση των data hazards, πως αλλάζει το χρονικό διάγραμμα εκτέλεσης των εντολών. Πόσοι κύκλοι μηχανής χρειάζονται για την εκτέλεση του βρόχου στην βελτιωμένη μηχανή;

5. α) Περιγράψτε συνοπτικά την τεχνική SIMD (Single Instruction Multiple Data). ✓ (10)
β) Σε μια μηχανή 64-bit, θέλουμε να εκτελέσουμε τον παρακάτω μετασχηματισμό μιας εικόνας από RGB σε YUV.

$$Y = (9798 \cdot R + 19235 \cdot G + 3736 \cdot B) / 32768$$

$$U = (-4784 \cdot R - 9437 \cdot G + 4221 \cdot B) / 32678 + 128$$

$$V = (20218 \cdot R - 16941 \cdot G + 3277 \cdot B) / 32768 + 128$$

i) Να υπολογιστεί ο αριθμός των εντολών προγράμματος μετασχηματισμού εικόνας 16X16 pixels.
ii) Να βρεθεί το speed-up για την περίπτωση που η μηχανή υποστηρίζει την εντολή multiply-add.
iii) Να βρεθεί το speed-up για την περίπτωση που η μηχανή υποστηρίζει SIMD, και strided addressing.

Καλή Επιτυχία !!!